3. 中断处理

3.1 中断和异常处理概述

​ 中断和异常是指在系统、处理器或在当前执行的程序或任务的某处出现了一些需要处理器注意并进行处理的事件。 它们通常会导致从当前正在运行的程序或任务强制转移到一个称为中断处理程序或异常处理程序的特殊软件程序或任务(简单来说：中断和异常会导致处理器转移到中断处理程序或异常处理程序进行处理，再返回到刚才中断或异常处继续执行)。 处理器响应中断或异常所采取的动作被称为中断/异常服务或处理。
​ 中断在一个程序执行期间内的任意时间都有可能发生，以响应硬件发出的信号。系统硬件使用中断处理来自处理器外部的事件。比如外围设备的服务请求。软件也可通过执行指令INT n产生中断。
​ 异常则在处理器执行指令过程中检测到错误条件才发生，例如除零错误。处理器检测一系列各种类的错误，包括：违反保护机制、页缺失、机器内部故障。Pentium 4、Intel Xeon、P6系列和Pentium处理器的机器检查体系架构会在检测到内部硬件错误和总线错误时产生机器检查异常。
​ 当收到一个中断或检测到一个异常时，当前运行的过程或任务会被挂起直到处理器执行完中断或异常处理程序。当执行完处理程序，处理器恢复执行被中断的过程或任务。恢复被中断的的过程或任务不会失去程序执行的连续性，除非不能从异常中恢复，或者中断导致当前运行程序终止。
​

3.2 有关中断和异常了解性的内容

3.2.1 中断和异常向量

​ 为了帮助处理异常和中断，处理器为每个需被处理器特殊处理的异常和中断条件都赋予了一个独一无二的标识号，称为向量号。处理器使用赋予给一个异常或中断的向量号作为访问中断描述符表（IDT）的一个索引。中断描述符表提供了到一个异常或中断处理程序的入口点位置。
​ 向量号的范围为0到255。其中0到31保留用作nIntel 64和IA-32体系架构处理器的系统架构定义的中断和异常，目前并不是该范围内（0-31）的所有向量号都被定义了功能。未被定义功能的向量号被保留日后使用。不要使用这些保留的向量号。
​ 在32到255范围内的所有向量号用于用户定义的中断，而且不保留给Intel 64和IA-32使用。这些中断通常用于外部I/O设备，以确保这些设备可以通过外部硬件中断机制发送中断给处理器。
​ 表1展示了分配给系统架构定义的异常以及NMI中断的向量号。该表还给出了异常类型以及是否会产生一个错误码并保存在栈上。同时还给出了每个预定义的异常和NMI中断源。

3.2.2 中断源和异常源

3.2.2.1中断源

​ 处理器从两种地方接收中断；

• 外部（硬件产生）中断
• 软件产生的终端

外部中断

​ 处理器通过处理器上的引脚或本地上的APIC来接收中断。 Pentium 4、Intel Xeon、P6系列和Pentium处理器上的主要的中断引脚是LINT[1:0]引脚，其连接到本地APIC（高级可编程中断控制器）。当本地APIC启用时，可以通过APIC的本地向量表（LVT）对LINT[1:0]引脚编程，使其与任何处理器的异常或中断向量相关联。
​ 当本地APIC被全局/硬件禁用，这些引脚分别被配置为INTR和NMI引脚。 当INTR引脚接收到外部发生的中断信号时， 处理器从系统总线上读取由外部中断控制器（例如82590A）提供的中断向量号。 当NMI引脚接收到信号时，会产生一个不可屏蔽中断（NMI），其使用固定的向量号2。
​ 处理器的本地APIC通常会与基于系统的I/O APIC连接。因而，I/O APIC的引脚所接收到的外部中断信号可以通过系统总线（Pentium 4, Intel Core Duo, Intel Core 2, Intel®Atom™和Intel Xeon处理器）或APIC串行总线（P6家族和Pentium处理器）直接传递给本地APIC。 I/O APIC获得该中断的向量号，然后发送给本地APIC。 当系统中有多个处理器时，处理器之间也可以通过系统总线（Pentium 4、Intel Core Duo、Intel Core 2、Intel Atom、Intel Xeon处理器）或APIC串行总线9P6族和Pentium处理器）相互发送中断信号。
​ 在Intel486处理器和不包含片上本地APIC的早期Pentium处理器上，LINT[1:0]引脚是不可用的。 这些处理器有专用的NMI和INTR引脚。 对于这些处理器，外部中断通常由基于系统的中断控制器（8259A）产生，通过INTR引脚发送中断信号。
​ 需注意的是，处理器上的其他几个引脚可能会导致发生处理器中断。 然而，这些中断并不会被本章中描述的中断和异常机制处理。 这些引脚包括RESET#， FLUSH#， STPCLK#， SMI#， R/S#和INIT#引脚。 不是每个处理器都有这些引脚，这却决于处理器的实现。

可屏蔽硬件中断

​ 任何通过INTR引脚或本地APIC接收到的外部中断都被称为可屏蔽硬件中断。 通过INTR引脚接收到的可屏蔽硬件中断包括IA-32体系结构定义的中断向量号0到255； 通过本地APIC接收到的可屏蔽硬件中断包括中断向量号16到255。

软件产生的中断

​ INT n指令可通过指定一个中断向量号，在软件中生成中断。 例如，INT 35指令强制隐式调用中断35的中断处理程序进行。
​ 向量号0到255种的任意一个都可以用作这个指令的中断号。 然而，如果使用处理器预定义的NMI向量，处理器的响应将与正常方式产生的NMI中断不同。 如果在这条指令中指定使用向量号2 （NMI向量），则会调用NMI中断处理程序，但是处理器的NMI处理硬件并不会被激活。
​ 注意：EFLAGS寄存器中的IF标志位不能屏蔽使用INT n指令从软件中产生的中断。

3.2.2.2 异常源

​ 处理器从三种来源接收异常；

• 处理器检测到的程序错误异常
• 软件产生的异常
• 机器检查异常

程序错误异常

在一个应用程序或操作系统执行期间，如果处理器检测到了程序错误，则会产生一个或多个异常。Intel 64和IA-32架构的处理器为其检测的每个异常都定义了一个向量号。一场可被分为故障、陷阱、中止。

软件产生的异常

​ INTO、INT 3和BOUND指令可在软件中生成异常。 这些指令可对指令流中指定点执行的特殊异常条件进行检查。 例如，INT 3会产生一个断点异常。
​ INT n指令可用于在软件中模拟指定的异常；但也存在限制。 如果INT n指令指定的向量号n是系统架构定义的异常的向量号之一，那么处理器会为该向量号产生一个对应的中断（以访问异常处理程序），但不会把产生的错误码压入栈，因为处理器将其看作为一个中断，而不是异常。 即使与之关联硬件产生的异常通常会产生一个错误码。虽然前面处理器并没有将错误码压入栈，但当处理异常时，异常处理程序仍会尝试将错误码弹出堆栈。因为处理器没有将错误码压入堆栈，而处理程序会把EIP（代正好处于缺失的错误码的位置处）弹栈，从而造成返回位置错误。

机器检查异常

​ P6系列和Pentium处理器提供内、外部机器检查机制，其检查内部芯片硬件和总线事务的操作。 是否进行机器检查取决于处理器的实现。 当检测到机器检查错误时，处理器产生机器检查异常信号（向量18）并返回错误代码。

3.2.3 异常的分类

​ 根据异常的报告方式以及导致异常的指令是否能在不损害程序或任务执行连贯性的情况下重新启动（简言之，就是重新执行导致异常的指令，并从此继续执行），可以将异常分为故障（Faults）、陷阱（Traps）或中止（Abort）。

• 故障：故障是一种通常可被纠正的异常。一旦纠正，程序可以在不丢失程序执行的连贯性情况下继续执行（就是从异常处继续运行）。当报告了一个故障时，处理器会把机器状态恢复到产生故障的指令执行前的状态。此时异常处理程序的返回地址（保存的CS和EIP寄存器的内容）指向产生故障的指令，而不是其之后的指令。
• 陷阱：陷阱是一种执行trapping指令后立即报告的异常。陷阱允许程序或任务继续执行，而不会丢失程序执行的连贯性。 trap处理程序的返回地址指向在trapping指令之的随后的一条指令。就是从异常指令的后一条指令处继续执行。
• 中止：中止是这样一种异常，其并不总是报告引起异常的指令的精确位置，并且不允许异常程序或任务的重新继续执行。 中止用于报告严重错误，例如硬件错误和系统表中存在不一致性或非法值。

注意：被报告为故障的一个异常子集是不能重新继续程序执行的。 这样的异常会丢失处理器的某些状态信息。 例如，执行POPAD指令会导致堆栈帧越界，从而报告错误。 在这种情况下，异常处理程序会看到指令指针（CS:EIP）已经恢复，就像POPAD指令没有被执行一样。 但是，内部处理器状态（通用寄存器）将被修改。 这种情况被认为是编程错误。 操作系统会终止引起这类异常的应用程序。

3.2.4 程序或任务的重新执行

​ 为了使得程序或任务在处理完异常或中断后重新恢复执行，所有的异常（除了中止）都必须能报告异常指令的精确位置。，并且所有中断必须在指令边界发生上。
​ 对于故障类异常，返回指令的指针（在处理器产生异常时所保存）指向出错的指令。 因此，当程序或任务在处理完故障后重新开始执行时，将重新启动（重新执行）原来的出错指令。 重新执行故障指令通常用于处理访问操作数被阻塞所产生的异常。 这类故障最常见的例子是页故障异常（#PF），当程序或任务引用不在内存中的页面上的操作数时，就会出现页故障异常。 当页面故障异常发生时，异常处理程序可以将该要引用页面加载到内存中，并通过重新执行出错指令来恢复程序或任务的执行。 为了确保重新执行对当前执行程序或任务是透明的（即用户意识不到发生了故障以及进行了处理），处理器会保存必要的寄存器和堆栈指针信息，以使得能返回到执行出错指令之前的状态。
​ 对于陷阱类异常，返回指令的指针指向trapping指令的后一条指令。 如果在一条控制转移指令的执行期间检测到一个trap，则返回指令指针会反映出控制的转移情况。 例如，如果在执行JMP指令时检测到一个trap，则返回指令的指针会指向JMP指令的目的地址，而不是JMP指令之后一条指令的地址。 所有的陷阱异常都允许程序或任务在不丢失执行连贯性的情况下重新继续执行。 例如，溢出异常是陷阱异常。而返回指令的指针指向检查EFLAGS.OS（溢出）标志位的INTO指令的后一条指令。该陷阱异常的处理程序解决溢出情况。 从陷阱类异常处理程序返回后，程序或任务继续执行INTO指令后的指令。
​ 中止类异常不支持可靠地重新执行程序或任务。 中止异常的处理程序通常会在中止异常发生时，收集有关处理器状态的诊断信息，然后尽可能优雅地关闭应用程序和系统。
​ 中断会严格地支持被中断程序和任务的重新执行而不丢失执行的连贯性。 中断所保存的返回指令的指针指向处理器获取中断时将要执行的下一条指令边界处。 如果刚执行的指令有一个repeat（重复）前缀，则中断会在当前迭代结束，且寄存器已被设置好以执行下一次迭代后，才发生。
​ P6系列处理器的指令预测执行功能并不会影响处理器的中断。 中断发生在指令执行的retirement阶段的指令边界上；因此，它们总是在“按顺序”的指令流中获取。（这一部分与上一学期所学的计组中“指令级并行”相关）。
​ 注意：Pentium 处理器和早期的IA-32处理器也执行不同数量的指令预取和初步译码。 对于这些处理器，异常和中断直到指令实际执行时才会发出信号。 对于给定的示例代码，当代码在任何IA-32处理器系列上运行时，异常信号都会发生（除非定义了新的异常或新的操作码）。

3.2.5 不可屏蔽中断（NMI）

​ 不可屏蔽中断（NMI）可通过以下两种方式产生:

• NMI引脚接收到外部硬件中断信号
• 处理器在NMI传输模式下在系统总线（Pentium 4、Intel Core Duo、Intel Core 2、Intel Atom和Intel Xeon处理器）或APIC串行总线（P6系列和Pentium处理器）上接收到消息

​ 当处理器从这两个来源之一收到一个NMI信号时，处理器会立即调用中断向量号2所指向的NMI处理程序来处理中断。 处理器也会设置某些硬件条件以确保在NMI处理程序执行完前不会收到其他中断，包括NMI中断。（即，当处理NMI中断时，不会被其他任何中断打断，也就说屏蔽了所有其他中断信号）。
​ 此外，从上述的任一来源所收到的NMI信号时，其不能被EFLAGS寄存器中的IF标志位给屏蔽。
​ 也可通过INTR引脚发送一个可屏蔽的硬件中断，且其中断向量号为2来调用NMI中断处理程序；然而，这个中断并不是一个真正的NMI中断。 一个真正的NMI中断必须通过上述两种来源的任一来源所传递，且处理器会激活相关的NMI处理硬件。

3.2.6 开中断和关中断

​ 处理器可以抑制某些中断的产生，这取决于处理器的状态以及EFLAGS寄存器中的IF和RF标志。

屏蔽可屏蔽硬件中断

​ IF标志位可以禁止为处理器INTR引脚或本地APIC收到的可屏蔽硬件中断提供服务。 当IF标志复位时，处理器会禁止发送到INTR引脚的中断或通过本地APIC产生的内部中断请求；当设置了IF标志位时，发送到INTR引脚或通过本地APIC的中断会作为正常的外部中断进行处理。
​ IF标志位不会影响发送到NMI引脚的不可屏蔽中断（NMI），也不会影响在NMI传递模式通过本地APIC传递的消息，也不影响处理器产生的异常。 与EFLAGS寄存器中的其他标志一样，处理器在响应硬件复位操作时会复位IF标志位。
​ 因这组可屏蔽硬件中断包括保留的中断和异常向量号0到32，这潜在地可能会引起混乱。 在架构上，当设置IF标志时，0到32内的任一向量号的中断都可通过INTR引脚发送到处理器，16到32内的任一向量号都可通过本地APIC发送。 处理器将产生一个中断，并调用由向量号指向的中断或异常处理程序。 例如，可以通过INTR引脚调用页面故障处理程序（通过向量号14）； 然而，这并不是一个真正的页面故障异常， 它实际是一个中断。 与INT n指令一样，当一个中断通过INTR引脚产生一个异常向量时，处理器不会将错误码压栈，所以异常处理程序可能不能正确执行。
​ 可以通过STI （set interrupt-enable flag）和CLI （clear interrupt-enable flag）指令设置和复位IF标志。 这些指令只有在CPL等于或小于IOPL时才能执行（即，正在执行的程序的权限足够大）。 当CPL大于IOPL时（数字越大，权限越小），会产生一个一般保护异常（#GP）。
​ IF标志也会受到以下操作的影响:

• PUSHF指令将所有的标志位信息都存储在堆栈上，在栈中，这些标志位的信息可被检查和修改。POPF 指令可用于将被修改过的标志位信息加载回EFLAGS寄存器。
• 任务切换和POPF和IRET指令会加载EFLAGS寄存器； 因此，其可用于修改IF标志的设置。
• 当通过中断门进行中断处理时，IF标志被自动复位， 其禁止可屏蔽硬件中断。 （如果通过陷阱门处理中断，则IF标志位不会被复位）

屏蔽指令断点

​ EFLAGS寄存器中的RF （resume）标志位控制处理器对指令断点条件的响应。RF=1时，其禁止指令断点生成调试异常（#DB）； RF=0时，指令断点可以生成调试异常。 RF标志的主要功能是防止处理器进入指令断点上的调试异常循环。

任务切换时屏蔽异常和中断

​ 为切换到一个不同的堆栈段，软件通常使用一对指令，例如:

1
2

MOV SS, AX
MOV ESP, Stack Top

​ 如果一个中断或异常发生在段选择符被加载到SS寄存器之后，但在ESP寄存器被加载之前，在中断或异常处理过程中，这两个逻辑地址在堆栈空间中是不一致的，。
​ 为了防止这种情况发送，处理器在MOV到SS指令或POP到SS指令之后，屏蔽中断、调试异常和单步捕获异常，直到执行到下一条指令的指令边界。但这 仍然可能产生其他错误。 如果使用LSS指令修改SS寄存器的内容（推荐以此方法修改该寄存器），则不会发生此问题。

3.2.7 异常和中断的优先级

​ 如果在一个指令边界上有多个异常或中断等待处理，处理器会按照规定的顺序对它们进行处理。 异常源和中断源的优先级如表2所示。处理器首先处理最高优先级的异常或中断，执行转移到异常或中断处理程序的第一条指令。 低优先级异常会被丢弃； 而低优先级的中断被挂起等待。 当中断处理程序返回到产生异常和/或中断的程序或任务中时，被丢弃的异常会重新产生。

3.3中断描述符表（IDT）

​ 中断描述符表（IDT）将每个异常或中断向量与用于其对应的异常或中断处理过程或任务的门描述符关联起来。 与GDT和LDT类似，IDT是由8字节长的描述符组成的一个数组（在保护模式下）。 但与GDT不同，IDT的第一个表项可以包含一个描述符。 为了构成IDT表中的一个索引值，处理器将异常或中断向量变大为8倍（门描述符的字节数）。 因为最多有256个中断或异常向量，所以IDT不需要包含多于256个描述符。 IDT表可以包含少于256个描述符，因为只有在可能发生的中断和异常时才需要描述符。 但IDT中所有空描述符项都应该将存在标志位设置为0。
​ IDT表的基址应该在8字节边界上进行对齐，以最大化填充缓存行的性能。限长值以字节为单位，将其基址相加以获得最后一个有效字节的地址。 限长值位0则正好只有1个有效字节。 因为IDT每个表项总是8字节长，所以限长应该总是比8的整数倍（即8N - 1）小1，即[0,8N-1]。
​ IDT表可以驻留在线性地址空间的任何地方。 如图1所示，处理器通过IDTR寄存器定位IDT表。 该寄存器存储了32位IDT表的基址和16位IDT表限长。

​ LIDT（加载IDT寄存器）和SIDT（存储IDT寄存器）指令分别用于加载和存储IDTR寄存器的内容。 LIDT指令把存储在内存的基址和限长操作数加载到IDTR寄存器。 该指令只能在CPL为0时执行，通常被用于创建IDT表时的操作系统的初始化代码中。 操作系统也可以使用该指令从一个IDT变为一个IDT。 SIDT指令将存储在IDTR中的基址和段限长值复制到内存中，这个指令可在任何特权级别下执行。
​ 如果中断或异常向量引用的描述符超出了IDT界限，则会产生一个通用保护异常（#GP）。
​ 注意：因为中断只被发送到处理器核心一次，一个配置错误的IDT表可能会导致不完整的中断处理和/或阻塞中断。 在设置IDTR的base/limit/access字段以及gate描述符中的每个字段时，需要遵循IA-32架构规则。 这对Intel 64架构同样适用。 配置包括通过GDT或LDT隐式引用目标代码段和访问堆栈。

3.4 IDT描述符

​ IDT 表中可以存放三种类型的门描述符：

• 中断门（Interrupt-gate descriptor）
• 陷阱门（Trap-gate descriptor）
• 任务门（Task-gate descriptor）

​ 图2展示了任务门、中断门和陷阱门描述符的格式。 在IDT表中任务门的格式和GDT或LDT中任务门格式一致。任务门描述符含有一个用于异常和/或中断处理任务的TSS的段选择符。 中断门和陷阱门与call gate非常相似，它们含有一个长指针（段选择符和偏移量），处理器使用这个长指针将程序执行权转移到代码段中异常或中断的处理过程中。 这些门的不同之处在于处理器操作EFLAGS寄存器中IF标志的方式 。

3.5 中断与异常处理

​ 处理器对异常和中断处理过程的调用，与其使用CALL指令调用一个过程或者任务的方法类似。当响应异常或中断时，处理器首先使用异常或中断向量作为到IDT表中对应描述符的索引。如果该索引指向的是陷阱门或者中断门，则处理器调用异常或中断处理程序的方式与使用CALL指令调用一个调用门的方式类似。如果是索引指向的是一个任务门，处理器进行任务切换，切换到异常处理程序或中断处理程序任务，其调用方式与使用CALL指令调用一个任务门的方式类似。

3.5.1 异常或中断处理程序

​ 异常或中断门引用运行在当前任务上下文中的异常或中断处理过程，如图3所示 。 门的段选择符指向GDT或当前LDT中可执行代码段的段描述符。 门描述符的偏移量字段指向异常或中断处理过程的开始处。

​ 当处理器执行异常或中断处理过程调用时会进行以下操作：

• 如果处理过程将在一个数值更小（权限更大）的权限级别执行时，会发生堆栈的切换。堆栈切换时会发生如下操作：
  1. 处理器从当前执行任务的TSS中获取中断或异常处理过程使用的堆栈的段选择符和栈指针。然后将被中断过程的堆栈段选择符和栈指针压入新栈。
  2. 处理器将EFLAGS、CS、EIP寄存器的当前状态信息保存到新栈。（如图4所示）
  3. 如果异常会产生一个错误码，那么该错误码在压入EIP值之后被压入新栈。
• 如果处理过程将在与被中断过程相同的权限级别执行时：
  1. 处理器将EFLAGS、CS、EIP寄存器的当前状态信息保存到当前栈。
  2. 如果异常会产生一个错误码，那么该错误码在压入EIP值之后被压入当前栈。

​ 要从异常或中断处理程序过程返回时，处理程序必须使用IRET（或IRETD）指令。 IRET指令与RET指令类似，区别在于其将保存的标志位信息恢复到EFLAGS寄存器中。只有当CPL值为0时，才会恢复EFLAGS寄存器的IOPL字段。 只有当CPL小于等于IOPL时，IF标志才会改变。
​ 如果在调用处理程序过程时发生了堆栈切换，IRET指令在返回时切换回被中断的过程的堆栈。

异常和中断处理程序的保护机制

​ 异常和中断处理程序的特权级别保护方式与通过调用门调用普通过程时所使用的特权级别保护的方式类似。 处理器不允许把执行控制流转移到比CPL特权更小的代码段（数值上更大，权限小）中的异常或中断处理过程，否则将产生一个一般保护性异常 （#GP）。异常处理程序和中断处理程序的保护机制在以下方面有所不同:

• 因为中断和异常向量没有RPL，因此在隐式调用异常和中断处理过程时不会检查 RPL。
• 处理器只对INT n、INT 3或INTO指令产生的异常或中断才进行中断门或陷阱门的DPL的检查。其CPL必须小于或等于门的DPL。 这一约束阻止了在特权级别3上运行的应用程序或过程使用软件中断来访问重要的异常处理程序，比如页面故障处理程序，前提是这些处理程序位于更高特权的代码段中（数字更小）。 对于硬件产生的中断和处理器检测到的异常，处理器忽略中断门和陷阱门中的DPL。

​ 因为异常和中断通常可能在任意时间发生，所以这些有关特权级别的规则有效地加强了异常和中断处理过程能够运行的特权级的限制。我们可以利用以下技术之一来避免违反特权级保护：

• 异常或中断处理程序可以存放在一个一致性的代码段内。 这种技术可用于只需要访问堆栈上的数据的处理程序（例如，除出错异常）。如果处理程序需要访问数据段中的数据，那么必须以特权级 3 访问该数据段，但这样一来保护机制就失效了。
• 异常或中断处理程序存放在一个非一致性且特权级别0的代码段内。这样一来处理程序总可以运行，而不管被中断程序或任务的当前特权级 CPL。

异常或中断处理程序标志位的使用

​ 当通过一个中断门或一个陷阱门访问异常或中断处理程序时，处理器在把EFLAGS寄存器中的内容保存到堆栈上后，复位EFLAGS寄存器中的TF标志位 （在调用异常和中断处理程序时，处理器还会将EFLAGS寄存器中VM、RF和NT标志位的信息保存在堆栈中，然后复位这些标志位）。 清除TF标志可以防止指令跟踪影响中断响应。 而随后的IRET指令会使用保存在堆栈上的EFLAGS寄存器内容中的值恢复TF（以及VM、RF和NT）标志位。
​ 中断门和陷阱门之间的唯一区别在于处理器在EFLAGS寄存器中处理IF标志位的方式。 当通过中断门访问一个异常或中断处理过程时，处理器复位IF标志以防止其他中断干扰当前的中断处理程序。 随后的IRET指令使用保存在堆栈上的EFLAGS寄存器的值恢复IF标志位。 通过陷阱门访问处理程序过程不影响IF标志位。

3.5.2 中断任务

​ 当通过IDT表中的任务门来访问一个异常或中断处理程序时，就会发生一个任务切换。 用一个单独的任务处理异常或中断有以下几个优点：

• 被中断的程序或任务的完整上下文会被自动保存
• 在处理异常或中断时，一个新的TSS允许处理程序使用新特权级别0的堆栈。如果当前的特权级别0的堆栈被损毁，导致产生了异常或中断时，可通过任务门访问处理程序，从而为处理程序提供新的特权级别0的堆栈来防止系统崩溃。
• 通过使用单独的IDT给中断或异常处理任务分配一个单独的地址空间，可进一步将其与其他任务隔离开。

​ 但是使用单独的任务处理中断的缺点是：进行任务切换需要保存大量的机器状态，远多于使用中断门，导致其响应速度要比中断门慢，从而增加了中断延时。
​ 使用IDT中的任务门引用GDT中的TSS描述符的过程，如图5所示。 切换到处理任务的过程与普通任务切换的过程相同。 返回到被中断任务的链接被存储在处理任务的TSS段的前一个任务链接字段中。 如果异常导致产生错误码，则将该错误码复制到新任务的堆栈中。

​ 当在操作系统中使用异常或中断处理任务时，实际上有两种机制可用于任务调度：软件调度（操作系统的一部分）和硬件调度（处理器中断机制的一部分）。使用软件调度方法时则考虑到开启中断时，需要采用中断处理任务。